Micronが20年間研究してきた次世代DRAM技術「4F²」の採用を見送る理由を説明

DRAMでは、データを保持する「コンデンサー」と、データの読み書きを制御する「トランジスタ」を組み合わせたメモリセルが基本的な構成要素となっており、個々のメモリセルを小さくすることで、同じ面積の半導体チップにより多くのデータを保存できるようになります。

従来のDRAMで広く採用されている6F²はメモリセルの面積を表す設計上の指標です。Fは半導体製造技術における最小加工寸法を意味し、6F²はその寸法の2乗の6倍に相当する面積のこと。一方、4F²は同じ加工寸法で比較するとメモリセルの面積を6F²から約33％削減できる計算になり、理論上では4F²を採用することで同じ面積に配置できるメモリセルの数が最大1.5倍になることから記憶容量の増加や製造コストの削減が期待できます。そのため、4F²はDRAMのさらなる高密度化を実現する技術として期待されてきました。

しかし、デボア氏によると、Micronは約20年間にわたって4F² DRAMを研究しながら複数の試作品を製造してきたものの、製造工程が複雑になってコストも増大するため、実際の製品への採用を見送ってきたとのこと。同氏は、4F² DRAMはMicronが考案した技術であり、これまで継続的に評価してきたと説明しています。

採用を見送る理由の1つが、4F² DRAMでは期待されたほど記憶密度を高められないという問題です。DRAMのメモリセルではコンデンサーの下にトランジスタなどの回路を配置する必要があるため、トランジスタの占有面積を小さくしても、コンデンサーの配置間隔を縮められなければメモリセル全体を同じ割合で小さくできるとは限りません。つまり、DRAMの記憶密度を実際に決定するのはトランジスタの占有面積ではなく、データを保持するコンデンサーの大きさや配置間隔だったというわけです。

デボア氏は、4F²と6F²の違いが実際の記憶密度の向上につながるという認識には誤解があると説明しています。そのうえで、重要なのはコンデンサーの配置間隔に合わせて回路を設計し、製造工程の複雑さやコストなどを最適化することだと述べました。

もう1つの問題は、4F² DRAMの微細化には根本的な限界があるという点です。デボア氏は、数世代前の製造技術であれば4F² DRAMを製造することは可能だと認めていますが、現在の最先端技術からさらに微細化を進めようとすると、物理的な制約によって継続的な小型化が難しくなると説明しました。

こうした理由から、Micronは4F²へ移行するのではなく、従来の6F²を基盤としたDRAMの微細化を進める方針です。開発中の「1δ(デルタ)」世代は2027年後半に量産が開始される計画で、前世代と比較して記憶密度を20％台半ば程度向上させることを目指しています。さらに、その後の世代ではウェハー接合技術や高開口数のEUV露光技術(High-NA EUV)、新材料などを活用し、平面方向の微細化を継続する計画です。

一方、さらに長期的な技術としてMicronが開発を進めているのが「3D DRAM」です。従来のDRAMは主にメモリセルを平面方向に小さくすることで記憶密度を高めてきましたが、3D DRAMではメモリセルを垂直方向にも積み重ねることで、平面方向の微細化に頼らず記憶容量を増やすことを目指します。

デボア氏は4F² DRAMの微細化に伴う根本的な問題を考慮すると、将来的には4F²ではなく3D DRAMへの移行が必要になるとの見解を示しています。ただし、3D DRAMの具体的な商用化時期は明らかにしておらず、製造コストや製造工程の複雑さ、性能などを総合的に判断して導入時期を決定する方針です。

ハードウェア系ニュースサイトのTom's Hardwareによると、SamsungやSK hynixは引き続き4F² DRAMを将来の技術開発計画に含めているとのこと。Micronは4F² DRAMの技術的な実現可能性そのものを否定しているわけではありませんが、長年の研究結果を踏まえ、既存技術の改良と将来の3D DRAMへの移行を優先する姿勢を示しています。