AMD Zen 6 soll agentische KI beflügeln: Erste Leistungswerte

Viele Informationshäppchen der Epyc-9006-Plattform hatte AMD bereits im Laufe des Jahres publik gemacht. Mit dem Ende der Sperrfrist lüftet der Hersteller jetzt auch die Performance-Geheimnisse. c’t konnte über einen Remote-Zugang erste Messungen an einem Server mit zwei 96-Kernern (Epyc 9686F) mit bis zu 5,3 GHz anstellen.

Manche bereits verfügbar

Die Epyc-9006-Prozessoren kommen gestaffelt auf den Markt. Los geht es mit neun regulären Epyc-CPUs plus dem Helios-exklusiven 9G76 für die große SP7-Fassung. Dazu kommen weitere sechs Modelle für den Embedded-Markt. AMD liefert die Epyc 9006 nach eigenen Angaben bereits aus, erste Systeme sollen noch in diesem Jahr auf dem Markt sein.

Die günstigere und kompaktere SP8-Fassung mit weniger Speicherkanälen folgt in der ersten Jahreshälfte 2027 mit zunächst 22 CPU-Modellen. Sie zielt auf Allzweck- und Cloudserver. Nach der Jahresmitte 2027 kommen dann die Ableger Venice-X mit 3D-Stapelcache für HPC und Technical Compute sowie Verano LP mit 192 Kernen und LPDDR-Speicher für die nächste KI-Server-Generation.

Die Zen-6-Architektur steckt künftig auch in Desktop- und Mobilprozessoren, zu denen AMD sich bislang ausschweigt. Man munkelt vom Ryzen 10000.

Erste Leistungswerte

Wir hatten vorab die Möglichkeit, per Remote-Zugriff einige Messungen an zwei Epyc 9686F mit je 96 Kernen durchzuführen. AMD hat den Server mit voller RAM-Breitseite konfiguriert, sodass die 2 TByte in 32 DDR5-MRDIMMs mit 12.800 MT/s liefen. In einigen Benchmarks zeigt diese Kombination enorme Leistungssprünge gegenüber der Vorgängergeneration.

Wie bei seinen Vorgängern Zen 5 und Zen 4 gibt es beim Zen 6 auch Versionen mit kompakteren (compact) Kernen, genannt Zen 6c. Davon passen mehr zusammen auf ein Core Complex Die (CCD). Maximal haben die neuen Epycs 96 „große“ Zen-6-Kerne, die Versionen mit mehr Kernen nutzen Zen 6c. Es gibt aber auch Epyc-Typen mit weniger Zen-6c-Kernen.

AMD selbst nennt ein Mittel von 27 Prozent, die ein Zen 6c mit 16 Kernen gegenüber einem Zen 5 zulegt. Dabei vergleicht AMD aber zumindest eine Konfiguration mit zwei CCD8 (Zen 5) inklusive etwaiger Zusatzlatenzen mit einem Zen-6c-CCD32, bei dem alle Berechnungen ohne Umweg über das I/O-Die (IOD) stattfinden. Eventuell – die Fußnoten fehlten im PDF – sind auch unterschiedliche L3-Cachegrößen und Speichergeschwindigkeiten mit im Spiel. Zwar ist die Grafik mit „IPC Uplift“ überschrieben, aber Instruktionen pro Takt hat man schon früher nicht ganz wörtlich genommen, wenn es um einen Vergleich von CPU-Generationen ging.

Unsere eigenen Remote-Messungen am Server im AMD-Hauptquartier zeigen dennoch beeindruckende Fortschritte.

Allen Benchmarks voran stand natürlich die Speicherbandbreite, die im Zugriffsmuster des Stream-Triad-Benchmarks auf beinahe 2600 GByte/s kam. Damit deklassieren die beiden Epyc 9686F den bisherigen Spitzenreiter, Intels Xeon 6980P im Zweierpack, mit 1200 GByte/s (12-Kanal-DDR5-8800-MRDIMM). Aus den Epyc 9005 quetschten wir mit 12-Kanal-DDR5-6000 maximal 908 GByte/s.

Das Ergebnis spiegelte sich im 7-Zip-Komprimierungsbenchmark wider, in dem das Epyc-9686F-Duo als erstes CPU-Pärchen im (virtuellen) Testlabor die Marke von 2 GByte/s beim Komprimieren von Daten knackte.

Beim Kompilieren des Linux-Kernels inklusive der Module mittels kcbench 0.9.16 ließ das 9686F-Duo zwei Epyc 9755, die über ein Drittel mehr Kerne verfügen, selbst mit dem Clang-Compiler (21.1.8) im Regen stehen, obwohl der besser mit der Kernzahl skaliert als der standardmäßige GCC (16.0.1).

Gleiches gilt für Rendering mit Blender 5.2.3 LTS. In den Szenen classroom, benchmark und barbershop setzte sich das Zen-6-Tandem um bis zu 20 Prozent von den auf dem Papier schnelleren Epyc 9755 ab.

Im Singlethreading, also bei nur einem aktiven Kern in der etwas einfacheren BMW27-Szene, zeigten sich dann auch die verbesserte Architektur, der höhere Takt und die bessere Datenversorgung durch den L3-Cache. Die höhere Thermal Design Power des Epyc 9686F spielt dabei keine Rolle. Ein einzelner Zen-6-Kern mit 5,3 GHz brauchte für die Szene 286 Sekunden. Der 5,0 GHz schnelle Zen-5-Kern im Epyc 9575F (Turin) ließ sich mit 349 Sekunden rund 22 Prozent länger Zeit.

Epyc 9006: Das ist neu

Die neue Epyc-Generation mit Zen-6-Architektur verlangt neue Fassungen, SP7 und SP8, und damit auch neue Mainboards. SP7 stellt bis zu 600 Watt bereit, die zwei der dicksten neuen Modelle auch nutzen.

Das Kernmaximum für Epyc 9006 sind 256 Stück, etwa im Epyc 9996 oder 9956. Dank Simultaneous Multithreading, das bei allen angekündigten Epyc 9006 aktiv ist, sieht das Betriebssystem bis zu 512 Threads. Das andere Ende markiert ein Achtkerner für gerade einmal 700 US-Dollar Großhandelspreis, umgerechnet rund 625 Euro. Die bisher angekündigten Modelle finden sich in den Tabellen weiter unten im Artikel.

Die wichtigsten weiteren Änderungen betreffen den Speicher und die Taktfrequenzen. Die SP7-Fassung unterstützt 16 DDR5-Speicherkanäle mit jeweils einem Riegel (1 DIMM per Channel, 1 DPC). Die dürfen mit einer Geschwindigkeit von DDR5-8000 laufen oder als MRDIMMs sogar mit 12.800 Megatransfers pro Sekunde. Diese MRDIMMs wurden anfangs auch als MCR-DIMMs bezeichnet. Insgesamt ergeben die maximal 1,6 TByte/s (pro Fassung) etwas mehr als die 2,5-fache Transferrate gegenüber Epyc 9005. Das soll die Performance bei agentischer KI beflügeln, AMD spricht von bis zu 80 Prozent mehr Token pro Sekunde bei Epyc-9006-Modellen gegenüber der Vorgängergeneration.

Die zweite offensichtliche Verbesserung sind die Taktraten. Die Zen-6-Kerne erreichen nun bis zu 5,3 GHz und damit rund 6 Prozent mehr als die Vorgänger mit 5,0 GHz – zwischenzeitlich hatte AMD sie bei „nur“ 5,15 GHz gesehen. Deutlicher wird die Taktoptimierung aber bei Zen 6c (s. u.): Diese schaffen nun mit bis zu 4,1 GHz rund 11 Prozent mehr als ihre Vorgänger.

Für die Anbindung von Beschleunigern oder Netzwerkkarten verfügen die Epyc 9006 nun über PCI-Express-Controller der sechsten Generation (PCIe 6.0). Pro Datenbahnenpaar sind sie doppelt so schnell wie ihre Vorgänger. In SP7-Systemen stehen mit einer Fassung 96, mit zwei Fassungen 128 PCIe-Lanes zur Verfügung. Die kleinere SP8-Fassung toppt das noch mit 128 respektive 192 Lanes. Auch Erweiterungen via CXL 3.1 können die Epyc 9006 ankoppeln.

Zen 6 und Zen 6c

AMD baut die Chiplet-Nutzung bei seinen Server-CPUs weiter aus. Waren die Epyc 9005 noch aus einem I/O-Chiplet (I/O-Die, IOD) und bis zu 16 Compute-Chiplets (CCDs) zusammengesetzt, trennt AMD nun auch die I/O-Dies auf, sodass sowohl SP7- als auch SP8-Packages zwei I/O-Chiplets haben.

Die IODs lässt AMD im bewährten 6-Nanometer-Prozess bei TSMC herstellen, für die CCDs nutzt die Firma den topmodernen 2-Nanometer-Prozess. Das erlaubt auch, in ein CCD bis zu 32 Zen-6c-Kerne samt 128 MByte L3-Cache zu quetschen (CCD32). Für die Versionen mit hoher Taktrate, wie sie zum Beispiel bei KI-Inference-Servern mit Beschleuniger-Karten wichtig ist, hat AMD die Zen-6-Kerne ohne „c“ in petto: Sie teilen sich zu zwölft ein CCD (CCD12). Anders als in früheren Generationen hat AMD für beide dieselben 4 MByte L3-Cache pro Kern vorgesehen.

An einigen Stellen musste man zugunsten der Taktfrequenz Kompromisse eingehen, Zen 6 also gegenüber 6c abspecken, wie Chefarchitekt Mike Clark vorab sagte: „We cut some structures down […] to get to that frequency, but we believe, they’re very minimal.“ Das beeinflusse aber nicht, wie Software für die Kerne optimiert werden müsse. Genauer wurde Clark nicht, aber in den Vorab-Informationen gibt es ein Detail, in dem sich die Kerne voneinander unterscheiden: die Anzahl der FP-Scheduler. In der Beschreibung der Zen-6c-Kerne nennt AMD derer 180 („3 × 60“), in den gemeinsamen Slides, in denen Zen-6-ohne-c mitgemeint ist, spricht die Firma nur noch von mindestens 138 („3 × 46+“).

Zen 6: Architekturverbesserungen

AMD hat Zen 6 auf der Grundlage von Zen 5 weiterentwickelt, ohne alles Vorherige über den Haufen zu werfen. Die Mikroarchitektur wurde in einigen Punkten behutsam, in anderen deutlich umgestellt. Wie bei Generationswechseln üblich erwähnt man Optimierungen der Sprungvorhersage und hat auch den Op-Cache von 6000 auf 6750 Einträge vergrößert.

Wichtiger dürfte aber die um 50 Prozent gestiegene Bandbreite aus dem Op-Cache sein: Anstelle von 12 liefert der nun bis zu 18 Micro-Ops pro Takt.

Der Integer-Scheduler wurde neu aufgeteilt. Anstelle von 56 festen Einträgen für die Adresserzeugung (AGU) und 88 für die ALUs bei Zen 5 haben die ALUs nun 48 fest zugewiesene Slots und 96 weitere teilen sie sich mit den AGU; die Gesamtzahl von 144 bleibt gleich. Die Queue der Floating-Point-Scheduler ist von 114 auf 180 bei Zen 6c angewachsen, bei Zen 6 dürften es 138 sein.

Die Lade- und Speicherwarteschlangen wurden um 25 respektive 33 Prozent vergrößert. Das Registerfile, in dem die ALUs die Operanden und Ergebnisse ablegen, wuchs um 47 Prozent auf 352 Register. Auch der Reorder Buffer, wichtig für die Effizienz der Out-of-Order-Ausführung von Befehlen, wuchs auf 640 Einträge.

Unübersichtliche Vielfalt

Falls Sie unsere bisherige Berichterstattung nicht im Hinterkopf haben, hier eine kurze Einordnung: Die Epyc 9006 sind die sechste Generation von AMDs Serverprozessoren. Sie basieren auf der Mikroarchitektur Zen 6 und deren kompaktem Ableger Zen 6c. Beide Varianten liefen bislang unter AMDs Codenamen „Venice“. Sie kommen zunächst für die größere der zwei geplanten Prozessorfassungen namens SP7, die 76 × 80 Millimeter groß ist. Die kleinere Variante SP8 folgt 2027 und ist mit 62,5 × 80 Millimetern deutlich länglicher.

Die Epyc 9006 für SP7 haben bis zu 256 Kerne, dürfen maximal 600 Watt schlucken und haben 16 Speicherkanäle mit einem RAM-Riegel pro Kanal. SP8 ist auf 128 Kerne sowie 400 Watt begrenzt und hat nur acht Speicherkanäle, kann dank zweier Riegel pro Kanal aber ebenso viel Speicher anbinden wie die großen Geschwister – jedoch wesentlich langsamer.

Für die Embedded-Varianten für SP7 verspricht AMD sieben Jahre Support und auch die kommende CPU-Generation soll darin Platz finden. Das bedeutet auch, dass zumindest diese Versionen weiterhin DDR5-Speicher unterstützen werden.

Modellnummern

Die große Vielfalt der auf den Markt geworfenen Prozessoren macht die Modellnummernliste extrem unübersichtlich. Anhand des Epyc 9736P erklären wir das Schema:

9 – steht für die Produktfamilie Epyc 9000
7 – bezeichnet die Kernzahl innerhalb einer Familie (9: 192–256, 8: 168, 7: 128, 6: 96, 5: 64, 4: 48, 3: 32, 2: 24, 1: 16, 0: 8), das G ist eine exklusive Variante für das Helios-Datacenter-Rack.
3 – gibt die relative Leistung an
6 – zeigt als letzte Stelle die Zen-/Epyc-Generation an
P – Ein nachgestellter Buchstabe bezeichnet spezielle Merkmale. P: nur für Single-Socket-Betrieb, F: hohe Taktfrequenz, N: Für Embedded und Edge (etwa Telco-Server oder hoher Temperaturbereich), S: Single-Threaded (gibts bisher nicht in 9006), X: 3D V-Cache (kommt in H2/2027)

Modellübersicht: Epyc 9006 für Fassung SP7
Modellnummer	Kerne	Standard-PPT	Basistakt	max. Turbo	L3-Cache	Cores/CCD	Preis
9996	256	600 W	2,55 GHz	4,1 GHz	1024 MByte	32	14.904 US-$
9956	256	400 W	2,0 GHz	4,1 GHz	1024 MByte	32	14.904 US-$
9966	192	600 W	2,9 GHz	4,0 GHz	768 MByte	32	14.079 US-$
9846	168	500 W	2,85 GHz	3,7 GHz	768 MByte	32	13.114 US-$
9756	128	500 W	3,15 GHz	4,0 GHz	512 MByte	32	12.498 US-$
9G76	96	500 W	3,4 GHz	4,8 GHz	384 MByte	12	11.622 US-$
9656	96	400 W	3,05 GHz	3,7 GHz	512 MByte	32	9713 US-$
9556	64	300 W	2,75 GHz	4,3 GHz	384 MByte	12	8008 US-$
High-Frequency
9686F	96	500 W	3,4 GHz	5,3 GHz	384 MByte	12	11.434 US-$
9586F	64	500 W	3,75 GHz	5,0 GHz	384 MByte	12	9701 US-$
Allgemein:16 × DDR5-RDIMM/MRDIMM, 96 × PCIe-6.0-Lanes, CXL 3.1

Modellübersicht: Epyc 9006 für Fassung SP8
Modellnummer	Kerne	Standard-PPT	Basistakt	max. Turbo	L3-Cache	Cores/CCD	Preis
9746	128	400 W	2,9 GHz	4,0 GHz	512 MByte	32	11.679 US-$
9736	128	360 W	2,7 GHz	3,7 GHz	256 MByte	32	10.639 US-$
9646	96	300 W	2,8 GHz	3,7 GHz	256 MByte	32	8904 US-$
9536	64	300 W	3,25 GHz	4,0 GHz	256 MByte	32	7837 US-$
9526	64	220 W	2,75 GHz	3,7 GHz	128 MByte	32	7123 US-$
9456	48	265 W	3,2 GHz	3,7 GHz	256 MByte	32	5252 US-$
9356	32	250 W	3,6 GHz	4,5 GHz	192 MByte	12	3789 US-$
9336	32	195 W	3,15 GHz	3,7 GHz	128 MByte	32	3320 US-$
9256	24	190 W	2,85 GHz	4,5 GHz	96 MByte	12	2501 US-$
9116	16	160 W	2,85 GHz	4,5 GHz	48 MByte	12	1200 US-$
9016	8	130 W	3,05 GHz	4,8 GHz	48 MByte	12	700 US-$
High-Frequency
9676F	96	400 W	3,1 GHz	5,0 GHz	384 MByte	12	10.116 US-$
9576F	64	400 W	3,55 GHz	5,0 GHz	384 MByte	12	9431 US-$
9476F	48	330 W	3,65 GHz	5,0 GHz	192 MByte	12	6695 US-$
9376F	32	285 W	3,8 GHz	5,0 GHz	192 MByte	12	4849 US-$
9276F	24	230 W	3,8 GHz	5,0 GHz	96 MByte	12	3512 US-$
9176F	16	200 W	3,9 GHz	5,0 GHz	192 MByte	12	3787 US-$
Single-Socket
9736P	128	360 W	2,7 GHz	3,7 GHz	256 MByte	32	9989 US-$
9646P	96	300 W	2,8 GHz,	3,7 GHz	256 MByte	32	8001 US-$
9536P	64	300 W	3,25 GHz	4,0 GHz	256 MByte	32	6595 US-$
9456P	48	265 W	3,2 GHz	3,7 GHz	256 MByte	32	4628 US-$
9356P	32	250 W	3,6 GHz	4,5 GHz	192 MByte	12	2795 US-$
Allgemein: 8 × DDR5-RDIMM/MRDIMM, 128 × PCIe-6.0-Lanes, CXL 3.1

Modellübersicht: Epyc 9006 für Embedded
Modellnummer	Kerne	Standard-PPT	Basistakt	max. Turbo	L3-Cache
9976	256	600 W	2,55 GHz	4,1 GHz	1024 MByte
9946	192	600 W	3,05 GHz	4,1 GHz	768 MByte
9846	168	500 W	2,9 GHz	4,1 GHz	768 MByte
9756	128	500 W	3,2 GHz	4,1 GHz	512 MByte
9656	96	400 W	2,85 GHz	4,1 GHz	512 MByte
9556	64	400 W	3,6 GHz	5,1 GHz	192 MByte
Allgemein: Fassung SP7, 16 × DDR5-RDIMM/MRDIMM, 96 × PCIe-6.0-Lanes, CXL 3.1

Nicht immer passen L3-Größe und CCD-Typ genau zueinander: AMD deaktiviert bei manchen Epyc-Modellen auch Teile des L3-Caches.

Ausblick Zen-Roadmap

Nach dem Start der Zen-6-Architektur Ende 2026 folgen über das Jahr 2027 verteilt noch die Kompaktfassung SP8, die Venice-X-Modelle mit 3D V-Cache und Verano mit effizienterem LPDDR5-Speicher und höherer Speichertransferrate.

Danach soll es laut Plan 2028 mit Zen 7 und 7c weitergehen, Codename „Florence“. AMD nennt erstmals konkret Support für die gemeinsam mit Intel standardisierte Matrix-Erweiterung ACE für diese Generation und verspricht „next gen memory“ in Form von MRDIMM und LPDDR, ohne aber konkret DDR6 zu sagen. Da zugleich SP7-Embedded-Systeme noch damit versorgt werden sollen, braucht AMD entweder I/O-Dies, die DDR5 und DDR6 beherrschen, oder muss Zen-7(c)-Compute-Dies mit dem aktuellen I/O-Die verheiraten.

Für 2030 steht dann Zen 8 „Ravenna“ im Raum. Diese Generation ist derzeit in Entwicklung, ohne dass AMD im Vorfeld weitere Details verraten hätte.